세계의 기술 인프라를 위한 고속 연결성 분야의 글로벌 리더인 알파웨이브 세미(Aphawave Semi)는 오늘 최초로 TSMC의 최첨단 3nm 공정을 사용한 ZeusCORE Extra-Long-Reach (XLR) 1-112Gbps NRZ/PAM4 serialiser-deserialiser(“SerDes”) IP를 적용한 연결성 실리콘 플랫폼을 공개한다고 발표했다.

TSMC 3nm 공정을 사용하는 112G 이더넷 및 PCIe 6.0 IP을 적용한 알파웨이브 세미 실리콘 플랫폼의 업계 최초 실황 데모가 2023년 4월 26일에 캘리포니아주 산타클라라에서 열리는 TSMC 북미 심포지엄에서 실시될 예정이다.

3nm 공정 플랫폼은 AI 생성 데이터의 기하급수적 성장에 대처하는 데 필요한 신세대 첨단 칩의 개발을 위해 중요하며, 더 높은 성능, 향상된 메모리 및 입출력 대역폭, 감소된 전력 소비를 가능하게 한다. ZeusCORE XLR Multi-Standard-Serdes(MSS) IP는 알파웨이브 세미 제품 포트폴리오 중 최고 성능의 SerDes이며, 3nm 공정의 사용은 미래의 고성능 AI 시스템의 개발을 위한 길을 열 것이다. 이 IP는 1112Gbps로부터 모든 첨단 NRZ 및 PAM4 데이터 센터 표준을 지원하는 고도로 구성 가능한 IP로서, PCIe Gen1에서부터 Gen6 1G/10G/25G/50G/100 Gbps Ethernet까지 다양한 프로토콜을 지원한다.

유연하며 사용자 정의 가능한 이 연결성 IP 솔루션은 IO, 메모리 및 컴퓨팅 칩렛을 포함하는 알파웨이브 세미의 칩렛 지원 커스텀 실리콘 플랫폼과 함께 최종 사용자들이 개별적 용도에 맞춘 고성능 실리콘을 생산할 수 있게 한다. 고객들은 Compute Express Link(CXL™), Universal Chiplet Interconnect Express™(UCIe™), High Bandwidth Memory(HBMx) 및 Low-Power Double Data Rate DRAM(LP/DDRx/)과 같은 첨단 인터페이스들을 커스텀 칩 및 칩렛에 통합할 때 알파웨이브 세미의 애플리케이션 최적화 IP 서브시스템 및 첨단 2.5D/3D 패키징 전문 지식의 혜택을 얻을 수 있다.

알파웨이브 세미의 최고경영자 겸 공동 설립자 토니 피알리스(Tony Pialis)는 “TSMC의 최첨단 3nm 기술을 사용한 XLR 112G Ethernet 및 PCIE6.0 SerDes IP를 적용한 최고 성능 실리콘 플랫폼을 성공적으로 데모하는 최초의 회사 중 하나가 되어 기쁘다”면서 “이것은 고속 연결에 있어서 수직 통합형 반도체 리더가 되기 위한 알파웨이브 세미의 전략 실행에 있어서 중요한 진일보이다. Open Innovation Platform®(OIP)을 통한 TSMC와의 급속히 성장하는 파트너십 덕택에 우리는 데이터 센터, 컴퓨팅, 네트워킹 AI, 5G, 자율 차량 및 스토리지 애플리케이션 분야에서 혁신적인 고성능 커스텀 실리콘 및 IP 솔루션을 고객들에게 계속 제공하고 있다”고 말했다.

알파웨이브 세미의 커스텀 실리콘 및 IP 담당 선임부사장 겸 총괄책임자인 모히트 굽타(Mohit Gupta)는 “AI 생성 데이터 처리 용량의 기하급수적 증가에 따라 초고속 연결 인터페이스를 갖추고 특별한 목적을 위해 제작한 실리콘에 대한 하이퍼스케일러 고객들의 수요가 계속 증가하고 있다”며 “우리는 IO, 메모리 및 계산 칩렛을 포함하는 칩렛 지원 3nm 커스텀 실리콘 플랫폼을 주요 고객들에게 제공하고 있다. TSMC와의 Virtual Channel Aggregator(VCA) 파트너십은 매우 귀중한 지원을 제공하였으며, TSMC의 3nm 공정을 통해 고객들의 고성능 디자인을 가속할 것으로 기대한다”고 덧붙였다.